Узел TSMC N3 для широкого использования EUV
Компания Taiwan Semiconductor Manufacturing Co. (TSMC) была первой компанией, которая начала массовое производство с использованием инструментов для литографии в крайнем ультрафиолете (EUV). На данный момент компания разработала как минимум три процесса, в которых используется EUV для выбранных слоев, и накопила довольно большой опыт использования нового оборудования. TSMC продолжит расширять использование EUV для своих технологий следующего поколения, а его 3-нм (N3) узел, по прогнозам, будет использовать EUV до «более 20 уровней».
В настоящее время TSMC использует три процесса производства с использованием литографии EUV: N7, N6 и N5. 7-нанометровая технология TSMC 2-го поколения использует EUV до четырех слоев, чтобы сократить использование методов множественного моделирования при создании очень сложных схем. 6-нм техпроцесс компании разработан для клиентов, которые хотят повторно использовать IP, разработанные для 7-нм 1-го поколения, но все же хотят использовать преимущества EUV для небольшого увеличения плотности транзисторов. Те клиенты, которым требуется значительное увеличение плотности транзисторов наряду с производительностью (по сравнению с N7), могут выбрать узел TSMC N5, который может использовать EUV для до 14 уровней.
В дальнейшем TSMC планирует предложить своим клиентам производственные процессы N5P и N4, которые в значительной степени будут основаны на технологии N5 и обеспечат некоторые преимущества в производительности и энергопотреблении. Оба процесса будут совместимы с N5 на уровне IP и правил проектирования и обеспечат легкий путь миграции для разработчиков микросхем. Ожидается, что N5P будет доступен клиентам TSMC в 2021 году, а N4. в 2022 году.
Технологический процесс TSMC следующего поколения. N3. обеспечит полное улучшение узлов по сравнению с N5. В частности, производитель полупроводников по контракту обещает прирост производительности до 15% (при той же мощности и количестве транзисторов), снижение мощности до 30% (при тех же тактовых частотах и сложности) и плотность логики до 70%. усиление. Одна из самых интересных деталей N3 заключается в том, что, согласно ASML, он будет использовать EUV для «более 20 слоев».
«Я думаю, что в логике N5 у нас более 10 уровней, а в N3 их будет больше 20, и мы действительно видим, как это подкрадывается». сказал Питер Веннинк, генеральный директор ASML. «Это связано с тем, что гораздо больше преимуществ дает переход к единому паттерну и устранению этих мноGoProфильных DUV-стратегий, что также верно и для DRAM».
Как оказалось, TSMC очень уверена в инструментах EUV и способности ASML поставлять их в количествах, необходимых для крупносерийного производства, поэтому она позволяет своим клиентам использовать EUV для более чем 20 слоев.
Разработанный как для мобильных, так и для высокопроизводительных вычислительных приложений, TSMC N3 будет использовать транзисторные структуры FinFET и, вероятно, будет «длинным» узлом, который будет использоваться в течение многих лет. После N3 следует N2, который будет полагаться на структуру GAAFET (круговой шлюз) и потребует от клиентов и партнеров TSMC значительного изменения дизайна своих микросхем и IP. В результате переход на N2 и его последователи, вероятно, займет некоторое время.